MoneyDJ新聞 2014-10-21 10:18:04 記者 新聞中心 報導
IC設計服務廠商創意電子(3443)與電子設計自動化軟體廠商益華電腦(Cadence)(NASDAQ：CDNS)共同宣布，由創意在台積電(2330)16nm FinFET Plus(16FF+)製程上，採用Cadence「Encounter數位設計實現系統」完成了首件高速運算ASIC的設計定案(tape-out)。創意結合台積16FF+製程的效能優勢並採用Cadence數位解決方案，可讓這個ASIC的操作時序提升18%、且功耗減少28%，在其應用的系統上更可達兩倍的效能。
創意表示，運用Encounter數位設計實現系統解決16FF+的設計實現挑戰，包括雙重曝光和FinFET設計規則檢查(DRC)、時序和電流變異性，以及處理量要求等。另Encounter系統還能提供包括正確建構、完善的雙重曝光和涵蓋平面規劃、配置以及繞線至電子和物理簽核的FinFET流程，能實現可製造性設計(design for Manufacturing,DFM)；採用大量平行的多執行緒GigaOpt和NanoRoute技術，有效掌控DRC規則和設計尺寸；改善SoC效能和功耗的GigaOpt先進晶片內變異和佈線導向設計等。
創意總經理賴俊豪表示，ASIC設計須要能及時將非常複雜的設計提交給客戶，Cadence的工具和團隊在這方面提供了充分的協助，其在台積電先進製程方面具豐富經驗因此公司遂選擇與其共同研發旗下設計；而在完成這首次16FF+產品設計定案前，內部也已運用其方案完成數個16nm測試晶片並獲非常好的量測結果；預期藉由雙方團隊的通力合作，才能達成在3個月完成1.8億邏輯閘生產設計定案的目標。
Cadence數位暨簽核部門資深副總Anirudh Devgan則表示，旗下Encounter數位設計實現系統的設計能為100M+高效能和低功耗設計提供最有效率的方法，該系統已獲台積電運用於16FF+製程的認證，讓創意和Cadence其他客戶在先進製程上快速達成設計定案更有信心。
