MoneyDJ新聞 2015-03-13 08:53:16 記者 新聞中心 報導
聯電(2303)與ASIC設計服務廠商智原(3035)於昨(12)日共同宣佈，推出於聯電55奈米低功耗嵌入式快閃記憶體製程的基礎矽智財元件庫(cell library)、記憶體編譯器(memory compiler)，以及關鍵介面IP等；這套完整的55奈米eFlash製程平台解決方案可同時滿足市場對低功耗與高密度的設計需求，尤其適用於各種物聯網(IoT)與穿戴裝置等應用。
對於需要長時間待機的電子裝置，為延長電池續航力，低功耗設計是首要門檻。為滿足這樣的需求，智原表示，透過低漏電記憶體周邊的優化設計，將記憶體編譯器的功耗大幅降低，甚至在待機模式(stand-by mode)時，降低幅度達70%以上；功能強大的I/O元件庫在數位與類比介面都有提供，並有一套與5.0伏特介面相容的高壓I/O元件庫可供選擇，而這些IO元件庫都採聯電高臨界電壓HVT(high threshold voltage)的核心元件所設計完成， 以達到降低漏電的功能。
除了基礎IP外，智原也開發完成了一些關鍵介面IP，包含採HVT設計的低功耗USB 2.0 OTG PHY，在閒置狀態(idle mode)下，相較於傳統方法所設計出的OTG PHY，大幅降低了65%的功耗。據了解，智原的完整55奈米低功耗SST eFlash IP，包含有標準元件庫、記憶體編譯器、可編程diffusion ROM、Via ROM、IO元件以及低功耗USB 2.0 OTG PHY等。
智原市場處處長暨發言人顏昌盛表示，針對低功耗的應用產品，智原從0.18微米、0.11微米到現在的55奈米eFlash製程，與聯電始終保持非常密切的合作關係，以建構強大的解決方案平台，提供客戶採用；公司奠基於長期以來所累積的IP開發實力以及對聯電製程的熟悉度，所以這次能推出大幅降低功耗的矽智財，相信客戶藉此都將能在最短的時間內，攫取物聯網市場的新興商機。
聯電矽智財研發暨設計支援資深處長林世欽表示，聯電持續致力於擴大在IP資料庫上的建構，以帶給物聯網晶片設計人員更滿意的低功耗效益，旗下55奈米低功耗SST eFlash技術是一個已被廣泛採用、有強大IP與設計資源投入、可供量產的製程，後續仍將與智原共同合作協助客戶進一步擴展功耗導向的應用市場商機。
