MoneyDJ新聞 2026-10-13 15:28:15 林綺薇 發佈
美國晶片設計軟體商Cadence（CDNS.US）正擴大AI代理在晶片設計中的工作範圍。旗下晶片設計與驗證AI代理系統ChipStack原先著重自主驗證與除錯，9月底新增的RTL生成代理，則可依功能規格產生、修改電路程式碼，並在設計初期分析功耗與面積。
Cadence預計在今年第四季向特定客戶開放這項功能，藉此改善客戶的開發效率，並增加代理授權與既有工具加購的收入機會。
晶片設計反覆迭代，AI代理協助縮短開發流程
在晶片開發的過程中，工程師會將功能規格寫成暫存器傳輸層級（RTL）程式碼，藉由模擬、驗證與實作，確認電路功能、功耗及面積符合要求。規格或架構一旦調整，工程師就須修改程式碼並重新測試；設計愈複雜，反覆修改與驗證所需的時間、人力也愈多。
此次新增的RTL生成代理，讓工程師可透過自然語言指令操作，並由代理調用ChipStack整合的既有電子設計自動化（EDA）工具，分析並驗證生成或修改後的設計。汽車製造商Honda（HMC.US）旗下研發部門已在先進車用系統單晶片上評估這項工具，希望縮短從功能規格到RTL開發的流程。
據Cadence公布的早期評估結果，與純基礎模型生成的程式碼相比，該代理產生的設計面積平均減少24%、功耗降低18%，受測RTL也全部通過功能驗證。
Cadence也持續與晶圓代工業者合作，讓設計工具支援先進製程。公司9月底宣布擴大與晶圓代工龍頭台積電（2330/TSM.US）合作，旗下數位設計、簽核及類比設計流程已取得A14製程認證，雙方也推動支援N3、N2、A16與A14製程的代理式AI晶片設計及3D-IC設計流程，協助客戶將AI工具納入先進晶片開發。
Cadence的其他EDA同業也持續發展AI自動化功能。像是工業設備與軟體集團西門子（SIE.DE），就與台積電合作開發AI代理，可自動找出並修正晶片設計中不符合規範的項目。隨著同業投入，工具整合與實際設計效率將成為各家爭取客戶的重要競爭條件。
代理授權與工具加購，擴大單一客戶收入
在各家業者競相提升設計效率之際，Cadence也透過代理授權增加收費項目。財務長John Wall在2026年第二季法說會上表示，客戶除了購買既有EDA軟體，也會採購代理授權，用於協調工程工作流程。
接著，當客戶透過AI代理功能執行更多設計探索，底層模擬、驗證與分析工具的使用需求也會增加。若客戶因此加購工具授權或擴大合約規模，Cadence便可在代理授權之外，增加既有軟體收入，提高單一客戶的合約金額。
核心EDA業務成長，代理收入仍待觀察
Cadence第二季營收年增24.2%至15.84億美元，其中，核心EDA營收年增18%。調整後營業利益率（Non-GAAP）由42.8%提高至45.5%，調整後稀釋每股盈餘由1.65美元增至2.11美元。
公司季末在手訂單達81億美元，剩餘履約義務中預計未來於12個月內認列的收入為42億美元。公司也將全年營收成長預期提高至19%，調整後每股盈餘預估為8.05至8.15美元。
RTL生成代理目前公布的成果仍來自早期評估，第四季開放後，客戶縮短開發時間的實測結果，以及代理付費採用與相關合約擴大的進展，將有助於判斷這項功能的收入潛力。
