精實新聞 2014-04-17 09:53:34 記者 王彤勻 報導
ASIC設計服務暨IP廠商智原(3035)宣布，發表在聯電(2303)28奈米HPM(High Performance for Mobile，高效能行動運算)與HLP(High-Performance Low Power，高效能低功耗)製程的元件庫(cell library)與記憶體編譯器(memory compiler)。智原指出，這套完整的28奈米解決方案，可滿足市場對低功耗、高密度與高速效能的需求，並有效提高良率，完成迄今並已受到客戶的高度肯定與採用。
智原資深研發處長陳治弘表示，智原與聯電合作開發基礎元件IP已有20年以上的時間，經驗相當深厚，也證明智原已經具備相當深厚的技術實力、以及對聯電製程的高度掌握和熟悉度。他強調，也因此智原在每一世代所推出的IP，不論是在尺寸、效能、功耗、以及良率表現上，都能具備高度競爭力，吸引IP與ASIC客戶的採用。對於新推出的28奈米解決方案，智原也有相當的信心，可持續協助客戶在市場上攫取更大商機並獲致成功。
智原表示，為因應不同市場的需求，其28奈米元件庫中，包含了7軌的miniLib、9軌的通用型元件庫、以及12軌的UHS-Lib。同時，該元件庫全系列都搭載了PowerSlash、多種臨界電壓元件、不同通道長度元件(multi-channel length)等低功耗機制。
而為克服先進製程中的高度變異性，智原的28奈米記憶體編譯器，採用多種輔助電路來提高產出的良率與效能。其中，智原專利的NBL(Negative BitLine)技術可在低壓狀況下，強化寫入的能力，且經矽驗證，因此即使是在28奈米HPM變異最大(worst corner)的製程條件下，仍能提升良率。
