精實新聞 2012-10-12 07:36:58 記者 王彤勻 報導
ARM於11日宣布，推出CoreLink CCN-504快取同調匯流架構（cache coherent network），以因應在未來10到15年劇增的資料量，及市場對節能網路基礎架構與伺服器的需求。ARM指出，這項先進的系統矽智財（System IP）每秒可傳輸高達1兆位元（terabit）的可用系統頻寬，讓系統單晶片（SoC）設計廠商得以針對採用ARM Cortex-A15 多核處理器及下一代64位元處理器的「多核心」商用解決方案，提供高效能的快取資料一致互連。而這項技術，目前已由加速儲存、行動上網與用戶端運算用智慧半導體領導設計商LSI、以及伺服器用分裂性系統單晶片供應商Calxeda兩家業者率先取得授權。
ARM同時也宣布，推出CoreLink DMC-520動態記憶體控制器；此商品不僅針對CoreLink CCN-504進行設計，並確保這兩項技術的整合達到最佳化。而這款新的動態記憶體控制器，能為DDR3、DDR3L 及DDR4 DRAM等共享晶片外記憶體（shared off-chip memory）提供高頻寬介面，而這也是整合性ARM DDR4介面解決方案的一部分，預計將結合ARM Artisan DDR4/3 PHY IP，在2013年上市。
ARM處理器部門副總經理Tom Cronk指出，隨著未來10到15年資料使用量的快速成長，CoreLink CCN-504與DMC-520將扮演重要角色，為多核心應用提供高性能的系統IP解決方案。
CoreLink CCN-504能夠同時支援ARM目前的高端處理器Cortex-A15及未來ARMv8架構的處理器，也是第一款ARM計畫推出的網路互連系列產品。
