MoneyDJ新聞 2026-09-01 16:09:58 李宜秦 發佈
群創(3481)持續推進扇出型面板級封裝(FOPLP)布局，今(1)日首次對外發表Chip Last(後晶片製程)技術平台，並同步布局高密度異質整合(HIPoS；Heterogeneous Integration Panel on Substrate)及Chip First(先貼附晶片製程)面板級測試方案。其中，Chip Last下一階段將進入客戶驗證，目標明(2027)年下半年投入量產，鎖定AI、高效能運算(HPC)等先進封裝應用。
隨著AI、HPC及車用電子帶動晶片朝Chiplet及異質整合發展，對先進封裝對尺寸、成本及整合能力的要求同步提高。群創此次將既有面板製程能力延伸至半導體封裝，除先前布局的Chip First及TGV技術外，進一步增加Chip Last與HIPoS平台，擴大FOPLP技術範圍。
在Chip Last方面，群創以Core為高密度異質整合核心，結合多層重布線層(RDL)及內埋核心(Embedded Core)兩種結構，希望因應多晶片整合需求。公司目前採用620×670mm面板規格，可支援多層RDL及類CoPoS-L先進封裝平台，線寬／線距能力最低可達2/2µm。
群創董事長暨執行長洪進揚表示，大尺寸面板應用於先進封裝，可提高材料利用率及單位產出，因應AI、HPC晶片尺寸放大所帶來的成本壓力。後續將持續進行客戶認證並逐步導入量產，應用市場除AI、HPC外，也涵蓋光通訊、機器人及車用電子。
除了封裝製程，群創也將既有製造資源延伸至測試服務。針對Chip First製程，公司開發面板級測試方案，目前可支援最高64顆晶片同步測試；依公司測試結果，可減少探針移動及換片時間，測試效率提升50%至80%，並搭配ESD防護及多溫區測試能力。
在產能建置上，群創利用既有TFT廠房建置生產線，並規劃從裸晶測試、封裝至成品測試的一站式服務，希望藉由既有廠房與設備資源降低新產線建置時間，進一步串聯封裝及測試製程。
目前群創FOPLP仍處於擴大技術平台及客戶驗證階段，後續營運貢獻仍須觀察客戶認證、量產進度及實際接單狀況。其中，Chip Last預計2027年下半年進入量產，將是公司先進封裝布局能否進一步轉化為營收的重要觀察點。
（圖／資料照）
