精實新聞 2013-09-23 12:07:51 記者 王彤勻 報導
台積(2330)日前宣布，在開放創新平台(Open Innovation Platform, OIP)架構下，成功推出三套全新經過矽晶驗證的參考流程，協助客戶實現16FinFET系統單晶片(SoC)與三維晶片堆疊封裝設計。而外資美林(Merrill Lynch)對此也出具最新報告指出，台積於20/16奈米製程的進度符合預期，也顯示台積在今年(2013)擴張邏輯IC市佔後，2014將是可以守穩市佔的一年。而隨著FinFET等技術更趨成熟，台積於邏輯IC的市佔，可望於2015~2016年間重啟成長動能。
台積是於上週宣布，將提供三套16奈米全新的參考流程，包括16FinFET數位參考流程、16FinFET客製化設計參考流程，以及三維積體電路（3D IC）參考流程。
美林指出，台積於此時宣布提供三套16奈米的製程設計，與公司預設將於2015年Q1量產16奈米製程的時程吻合。不過，關於台積提出將推3D IC參考流程的部分，美林則認為目前具體意義不大，主要是多數晶片廠商多不認為在2~3年內，可見到TSV(直通矽晶穿孔)技術的商業化，估計3D IC最快應用在先進製程上，恐要等到10奈米製程，而至少在未來幾年間，2.5 D IC技術還是主流。
關於20奈米需求方面，美林分析，雖然少數Fabless IC設計廠仍想跳過20奈米製程(主要是雙重曝光(double-patterning)技術會大幅增加生產成本)，而16奈米FinFET製程則具備同時降低功耗與成本的優勢，然而即便如此，美林認為，20奈米tape-out的訂單仍相當強勁，而台積於明年Q1也有不少20奈米的案子將會宣布。
美林指出，包括FPGA大廠Xilinx和Altera都已向台積確認了20奈米的tape-out(設計定案)，明年Q1包括蘋果(Apple)、高通(Qualcomm)、聯發科(2454)都將加入台積20奈米製程的行列。
美林也進一步分析半導體巨擘們在先進製程的戰局，指出即使三星宣稱其14奈米FinFET的時程跑得比台積16奈米FinFET製程迅速，不過事實上估計量產時程也會落在2015年，與台積的16奈米FinFET製程差距不大。至於英特爾則預計在2014年，以14奈米量產應用於PC的Broadwell處理器，而英特爾應用於行動通訊裝置的SoC，估計推出時間點則會落在台積16奈米製程量產的3~6個月之後。不過，即使美林看好英特爾在行動通訊處理器的功耗與ARM陣營的差距可望進一步縮小，但仍認為英特爾要從台積手上搶得市佔並不容易。
