精實新聞 2012-12-04 11:44:07 記者 王彤勻 報導
PCI Express IP解決方案大廠 PLDA 與創意(3443)於今(4日)連袂宣布，業界首度於台積電(2330)28nm HPM (高效能行動)製程上結合PCIe Gen 3 Controller IP與PHY IP解決方案的晶片測試成功，且複合的 PCIe 3.0 Controller/PHY 解決方案已在初步生產階段，並且融入展示電路板中。創意和PLDA指出，PLDA XpressRICH3 PCIe 控制器與創意的PHY結合後，能提供完善的PCIe Gen 3 SoC解決方案
創意指出，台積電 28nm HPM 製程能提供明顯提高的速度、並可降低40%的功耗，與提供更佳的閘道密度，這些特性均遠勝過 40nm 製程，能夠輕鬆地整合完善的 PCIe Gen 3 解決方案到最終產品中，對新一代行動裝置的開發人員而言，可說是一個重大的里程碑。
創意強調，公司的 PCIe Gen 3 PHY 是專為網路架構與高階運算 SoC 而精心設計；而在創意驗證有效的高速 SERDES 技術基礎之上，PCIe Gen 3 PHY 的效能可超越 PCI Express Base Specification rev.3.0，已獲證實具備對任何連結/通道(link/lane)組態的高度順應能力。
創意研發中心主任處長徐仁泰博士表示，創意的 PHY 支援 PCI Express 通訊協定與訊號，可滿足處理高階運算與網路架構應用的設計需求。此外，低功耗與業界頂尖的精巧體積，也提供了革命性 28nm HPM 製程所需的最先進彈性。
