精實新聞 2012-09-06 12:54:53 記者 羅毓嘉 報導
為了滿足雲端時代更加龐大的資料傳輸需求，對於晶片更小、更快、更省電的需求，正持續推動3DIC發展，並成為引領半導體產業從「延伸摩爾定律」邁向「超越摩爾定律」的關鍵技術；然而，儘管3DIC技術已經箭在弦上，卻仍有包括成本偏高、技術標準化、生態系建置、以及商業模式等門檻待克服。目前雖僅部分廠商小量導入2.5D、3DIC的生產，業界一般認為，2.5D與3DIC真正放量的時間點約將落在2014-2015年間。
台灣半導體設備與材料大展(SEMICON Taiwan 2012)今年已第6度舉辦3DIC技術論壇，日月光(2311)研發中心副總經理洪志斌指出，隨著科技演進，消費者對於行動運算裝置與技術的依賴正與日俱增，未來將浮現的更大量傳輸、運算需求，已非現有的平面IC可滿足。洪志斌表示，下一個世代的行動運算裝置晶片效能勢必要提升、耗電量更須減少，才能進一步服膺「遠端」與「行動」的趨勢，而這正是推升3DIC技術發展的原始動能。
3DIC概念源於PoP(堆疊式封裝層疊)技術，是將多個邏輯IC、記憶體IC、可程式邏輯IC透過矽鑽孔(TSV)以立體形式堆疊，在晶片內部形成電路通道，可容許目前的系統晶片(SoC)功能進一步演化為系統級晶片封裝(SiP)，在單一3DIC內即可完成極複雜的運算工作，將晶片效能再往上推進。同時，由於3DIC減少了不同邏輯IC間的並聯功耗，運作上更為省電，也符合行動運算與雲端時代的需求。
以120Gbps的DDR3記憶體晶片為例，經過3D堆疊處理的記憶體單晶片，頻寬將可增加15%、然而功耗卻省去70%，此一數字對電子產業而言無疑具備極大的吸引力。而在邏輯IC方面，Xilinx資深副總Vincent Tong則指出，以2.5D矽中介層(interposer)封裝的多顆邏輯晶片，目前已經能做到在相同功耗之下，運作效能達傳統並聯式封裝的10倍之譜。
Vincent Tong表示，雲端與行動時代永無止盡的資料傳輸需求、以及現有的2D技術引腳數(I/O)限制，無疑是催化3DIC技術發展的兩大引擎。
然而，就3DIC的技術門檻而言，Vincent Tong直指，3DIC最上層連結的微凸塊(microbumping)與TSV鑽孔精密度仍有待提昇，同時晶片內的散熱問題(Thermal concern)、電磁噪訊(Noise)問題，亦需靠新一代材料解決，同時，由於3DIC單晶片成本高昂，測試端的探針卡標準也必須隨之演進，以確保晶片良率，業界目前正傾盡全力推動相關技術的發展，只要成本效益達到一定水準，2.5D與3DIC時代就將正式來臨。
另一方面，洪志斌也指出，無論是晶圓廠、封測廠建置3DIC的製造與封裝產能，其實都是為IC設計廠與IDM廠客戶「提供更多元的設計工具」。洪志斌表示，目前2.5D、3DIC多聚焦於行動通訊應用，然而就先進製程技術的核心意義來看，更在於IC供應商在設計端如何透過新的技術與思維，開發出更多元的晶片面貌，帶動電子產業與科技文明的進一步演化。
值得注意的是，3DIC雖說是箭在弦上，從2007年以來即攫獲業界目光，但經過5、6年「只聞樓梯響」的階段，卻仍有成本偏高、技術標準化、生態系建置、以及商業模式等門檻待克服。
隨著技術門檻的克服，Yole Développement評估，較高階的記憶體加邏輯IC將成為3D晶片技術的最主要採用者，同時在2014-2016年間可望見到3D系統級封裝(3D SiP)晶片現身，而預估到2017年，採TSV技術的晶圓出貨量將佔整個半導體市場的9%比重。
