MoneyDJ新聞 2014-11-12 17:12:56 記者 新聞中心 報導
台積電(2330)今(12)日宣佈，公司16奈米FinFET強效版製程(16FF+)已進入試產階段，相較於旗下平面式20奈米系統單晶片(20SoC)製程，16FF+速度增快40%，在相同速度下功耗降低50%，能協助客戶達到最佳效能與功耗的新境界，以支援下一世代高階行動運算、網通及消費性產品的應用。台積表示，16FF+製程按進度預計於11月完成所有可靠性驗證，2015年年底前將完成近60件產品設計定案；由於良率與效能的快速攀升，預期16FF+製程可望於明年7月左右開始進入量產。
台積16奈米製程針對先進系統單晶片設計進一步微縮，晶片之驗證成果表現相當優異，在ARM Cortex-A57「大核」處理器效能達到2.3GHz，支援高速應用產品，而支援低耗電應用的Cortex-A53「小核」處理器之功耗僅75毫瓦。台積表示，16奈米製程在良率學習上也展現卓越進步，相較公司過去所有的製程技術，16奈米製程在相同的技術開發完成階段已達最佳的成熟度。
台積總經理暨共同執行長劉德音表示，在20SoC製程上成功量產的經驗與成果已為16FF及16FF+製程開闢了一條坦途，讓公司能迅速地提供客戶極具競爭力的技術，創造產品的最大價值；相信此項嶄新的先進製程能協助客戶在效能與成本之間取得最佳的平衡優勢，更加滿足客戶在設計上的需求，以達到產品迅速上市的目標。
台積指出，內部完備的16FF+製程設計生態環境支援，已通過矽晶驗證的各式電子設計自動化工具、數百項製程設計套件、以及超過100件的矽智財。而台積在半導體產業最大的設計生態環境之支援下，也已開始密集地與客戶進行設計合作，為未來的產品設計定案、試產活動與初期送樣打下基礎。
聯發科(2454)總經理謝清江表示，預期藉由台積首次推出的FinFET三維架構強效版製程，聯發科旗下行動及家庭娛樂系統單晶片產品將可展現更快的速度、更佳的功耗及更小的晶片尺寸設計；而聯發科處理器及數據機技術相較於前幾代獲得效能的提升與功耗的改善，其成果亦證明了台積在16FF+製程高度的競爭力。
